Divisor de frequência com ciclo de trabalho de 50%

No projecto de circuitos digitais, especialmente em aplicações com microcontroladores ou aplicações de medida, é por vezes necessário gerar um novo sinal de relógio por divisão de um sinal de relógio principal. A solução aqui proposta baseia-se em quatro integrados mas é altamente versátil. Recebe na sua entrada um sinal de relógio com um ciclo de trabalho de 50% e gera na sua saída um sinal igualmente com um factor de 50%, mas com uma frequência programável (através de um interruptor DIP de 8 vias) obtida por divisão do sinal de entrada por um divisor com um valor entre 1 e 255.